· Pengertian Flip-flop
Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit data secara semi permanen sampai ada suatu eksekusi untuk menghapus atau mengganti isi dari bit yang tersimpan. Flip-flop juga merupakan jenis Multivibrator yang mempunyai dua keadaaan stabil atau disebut Bistobil Multivibrator.
Flip-flop memiliki 2 karakteristik, yaitu
- Flip-flop yang merupakan peralatan bistable yang berarti memiliki dua kondisi tetap yaitu “0” dan “1”. Rangkaian ini dapat menyimpan dan mengingat suatu informasi bit binner yang mengakibatkan apabila suatu sinyal input membuat kondisi “1” maka kondisi “1” ini akan terus disimpan hingga ada sinyal input baru yang mengubahnya menjadi “0” atau dari “0” menjadi “1”.
- Flip-flop yang mempunyai dua output yang salah satu outputnya merupakan komplemen output yang lain.
· Rangkaian Flip-flop
Dalam rangakain flip-flop, terdapat flip-flop yang tidak menggunakan clock seperti RS latch dan D latch. Sedangakan yang menggunakan clock adalah RS flip-flop, D flip-flop, dan JK flip-flop.
“Clock adalah sinyal yang memiliki periode yang dapat digunakan untuk mengatur urutan sinkronisasi pada rangkaian digital.”
1. RS Latch dan RS Flip-flop
Perbedaan antara RS latch dan RS flip-flop terletak pada ada atau tidaknya input pulsa clock ke dalam rangkaian. Pada RS flip-flop, pulsa clock digunakan untuk sinkronisasi terhadap kerja rangkaian, sedangakan hasil output akan sama. Di bawah ini adalah tabel keadaannya.
Present State | Input | Next State | ||
Q | R | S | Q | Q’ |
0 | 0 | 0 | 0 | 1 |
0 | 0 | 1 | 1 | 0 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | 1 | 0 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 1 | 1 | 0 |
Persamaan karakteristik RS flip-flop : Q = S + R’q
2. D Latch dan D flip-flop
D Latch intinya sama dengan RS flip-flop, tetapi yang membedakan adalah R dan S dibuat dengan mempunyai nilai yang berlawanan dan sebuah input D. Pada D latch pulsa clock diganti dengan tambahan gerbang yang merupakan enable gate. Di bawah ini adalah gambar logika dan tabel kebenaran dari D latch.
D | G | Q | Q’ |
X | 0 | q | q’ |
0 | 1 | 0 | 1 |
1 | 1 | 1 | 0 |
Pada D flip-flop juga intinya sama dengan RS flip-flop, namun sama juga dengan D latch yang inputnya dibuat dengan mempunyai nilai yang berlawanan. Yang membedakan D latch dengan D flip-flop adalah D flip-flop memiliki pulsa clock dalam rangkaiannya. Output yang dihasilkan akan berganti saat terjadi transisi kondisi clock. Transisi kondisi ini ada dua macam, yaitu possitive edge trigerring yang artinya transisi kondisi clock dari L ke H dan negative edge trigerring yang artinya transisi kondisi clock dari H ke L. Di bawah ini adalah gambar logika dan tabel kebenaran dari D flip-flop.
q (present state) | D | Q (next state) | Q’(next state) |
0 | 0 | 0 | 1 |
0 | 1 | 1 | 0 |
1 | 0 | 0 | 1 |
1 | 1 | 1 | 0 |
Persamaan karakteristik D flip-flop : Q = D
3. JK Flip-flop
JK flip-flop tidak mempunyai banyak perbedaan dengan RS flip-flop, tetapi suatu keunggulan dari JK flip-flop yang tidak dimiliki flip-flop lain adalah mempunyai kondisi toogle. Toogle adalah suatu kondisi dimana ketika input dari J dan K keduanya bernilai “1”, maka outputnya akan berganti-ganti “0” dan “1” setiap transisi kondisi clocknya. Di bawah ini adalah gambar logika dan tabel keadaan dari JK flip-flop.
q (present state) | J | K | Q (next state) |
0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 |
0 | 1 | 0 | 1 |
0 | 1 | 1 | 1 |
1 | 0 | 0 | 1 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 1 |
1 | 1 | 1 | 0 |
Persamaan karakteristik JK flip-flop : Q = Jq’ + K’q
Tidak ada komentar:
Posting Komentar